Журнал: Том 25, № 4, 2020
Сторінки: 93 – 102
DOI: https://doi.org/10.24025/2306-4412.4.2020.223572
773 Перегляди

Реалізація фільтра з постфільтраційним прийняттям рішення на мікропроцесорних архітектурах з векторним розширенням для забезпечення показників ефективності судової експертизи

, , ,
Отримано 16.07.2020
Доопрацьовано 16.11.2020
Прийнято 21.12.2020

Анотація

Наводяться результати досліджень засобів забезпечення показників ефективності судової експертизи зображень, у тому числі й цифрових. Проводиться аналіз основних завдань, що стоять при експертизі зображень, і методи їх розв’язання. Основною проблемою таких досліджень є недостатня автоматизація процесу обробки зображень при експертизі. Об’єктом дослідження є процес фільтрації зображень, предметом досліджень – фільтри, які використовуються при обробці зображень. В результаті аналізу реалізацій детекторів шуму встановлено, що вони є обчислювально складними. А апаратні витрати на реалізацію алгоритму на сучасних мікропроцесорах і програмованих інтегральних схемах можуть істотно обмежувати застосування таких алгоритмів у додатках, що вимагають обробки в реальному часі. Метою статті є побудова швидкодіючої реалізації фільтра з постфільтраційним прийняттям рішення на сучасних процесорних архітектурах. Наведено результати аналізу можливості використання векторних інструкцій сучасних процесорних архітектур, розглянуто алгоритми векторизації сортування для ефективної реалізації підпрограми пошуку медіанного значення всередині поточного і проведено моделювання фільтра з постфільтраційним прийняттям рішення з метою з’ясування придатності для використання в задачах реального часу. В результаті проведених досліджень вперше запропоновано метод векторизованої реалізації фільтра з постфільтраційним прийняттям рішення, придатний для процесорів з набором команд SIMD ARM NEON, Intel SSE або AVX; розглянуто використання сортувальних мереж як алгоритму пошуку медіани для процесорів з векторним розширенням; вперше побудовано реалізацію фільтра описаним методом для процесора ARM Cortex-A9 в складі SOC Intel Cyclone® V SE 5CSEBA6U23I7NDK; проведено моделювання роботи фільтра на ARM Cortex-A9. Швидкість обробки зображення 512x512 пікселів становила понад 500 кадрів на секунду. Швидкість обробки напівтонових зображень FullHD – понад 60 кадрів на секунду

Ключові слова

Використані джерела

Використані джерела в процесі публікації

ЦИТУВАТИ

Vasylchenkov, O., Yevsina, N., Salnikov, D., & Buslov, P. (2020). Implementation of a filter with post-filtering decision-making on microprocessor architectures with vector extension to ensure performance indicators of forensic examination . Bulletin of Cherkasy State Technological University, 25(4), 93-102. https://doi.org/10.24025/2306-4412.4.2020.223572